章節及內容
5 堂課
60 分鐘
Lab Source Directory
12 分鐘
SoC FPGA HW and S/W Tool Install and Setup
21 分鐘
FPGA Tool Installation
11 分鐘
Tensorflow/Keras/QKeras/hls4ml platform setup
16 分鐘
下載課程Lab_Source壓縮檔案
由下方PDF 內 link 下載
1 堂課
24 分鐘
Lab 1-1 Running Python code with example CNN model
Lab 1-2 Improving accuracy of example CNN model for SoC H/W Inference
24 分鐘
2 堂課
37 分鐘
Lab 2 Python utility, Prepare Dataset and Convert
Slide Presentation
16 分鐘
Lab 2 Convert to 1920x1080(HDMI display), 64x64 (train/test)
Demo Video
21 分鐘
2 堂課
66 分鐘
Lab 3 COVID-19 X-ray Image Detector - introduction, training fine tune and test
Slide Presentation
23 分鐘
Lab 3 CNN Training/Test/HLS C to RTP IP
Demo Video
44 分鐘
7 堂課
93 分鐘
Lab 4-0 How to Update IP (Vivado H/W project)
3 分鐘
Lab 4-1 Hardware Implementation with CNN and RTL IPs (Vivado)
Prepare C Software routine for H/W CNN IP
24 分鐘
Lab 4-1 Demo Video
Integration of SoC, H/W CNN Accelerator, AXI DMA, and PNG decoder IP
30 分鐘
Lab 4-2 C Software Development for CNN (Vitis)
C software to transmit test images and receive predictions to/from CNN SoC
15 分鐘
Lab 4-2 Demo Video
Including calling driver and routines for H/W CNN, AXI DMA and PNG decoder IP
12 分鐘
Lab 4-3 Real Testing on SoC FPGA boards
Terminal console to show the inference result with test images (4 classes, each 128)
5 分鐘
Lab 4-3 Demo Video
Performance statistics: Inference rate per second (H/W CNN and S/W Input scaling)
4 分鐘
6 堂課
90 分鐘
Lab 5-1 H/W Input scale & Output Prediction label
Creating input rescale and output prediction IP by HLS C to RTL
14 分鐘
Lab 5-1 Demo Video
14 分鐘
Lab 5-2 RTL Simulation : H/W Input scale+CNN+Prediction label
9 分鐘
Lab 5-2 Demo Video
16 分鐘
Lab 5-3/5-4/5-5 H/W, S/W and Real Testing of Full CNN Edge SoC
20 分鐘
Lab 5-3/5-4/5-5 Demo Video
17 分鐘
2 堂課
54 分鐘
Lab 6-1/6-2/6-3 HW, SW and Real Testing of Full H/W CNN Accelerator plus HDMI Display
27 分鐘
Lab 6-1/6-2/6-3 Demo Video
27 分鐘
產品介紹
單元10 從頭到尾打造你自已的AI NPU Edge SoC : COVID-19 X-ray Image Detector
- 目前為止,最完整的產品級課程:數位邏輯設計/AI CNN硬體加速器/Edge SoC
- 整合開源AI訓練/減枝/量化及硬體RTL IP 生成套件
- Tensorflow/Keras/QKeras/hls4ml
- 六個章節及Lab完整示範教學
- 如何快速利用Python及TF API生成train/test Dataset Image
- Edge SoC FPGA硬體架構與設計實現
- Verilog Testbench of RTL Simulation (Input Scale+CNN+Prediction Label)
- 撰寫C軟體/Subroutine/Driver
- 實際系統軟硬體電路測試及效能調校
- 提供開源軟硬體程式代碼(除工具內建IP netlist之外)
- 學會這套方法與流程;客製你自已的AI(CNN,MLP,LSTM)加速器或RTL modules
建議先修課程 : 單元5/6/7/8/9
課程注意事項
- 建議購買特別企劃,享有超值優惠,詳見首頁
- 課程有效期 : 購買後三年(1095天)
SoC開發板
- 本課程使用Zedboard (Avnet)
- 大部份Lab都可以很容易移植使用其他SoC FPGA(Zynq or MPSoC or Versal)
- 但Lab6 的HDMI部份,則使用外掛ADI HDMI 7511, 大約有以下類似/相容的開發板
- Miz702 (米聯客 UISRC)
- AX7Z035B(黑金 Alinx)
- AX7Z350B(黑金 Alinx)
- AX7Z100B(黑金 Alinx)
- ZC702 (Xilinx)
- ZC706 (Xilinx)
- 其他MPSoC或Zynq開發板可能使用不同的HDMI介面, 但主要的Lab皆不影響
Lab 重點介紹
-----------------------------------------------------------------------------------------
Lab 4: 硬體CNN + 軟體影像前處理(Normalization)
Lab 5 : Full CNN (全硬體 Scale+CNN+ Prediction Label)
Lab 6 : Full CNN + HDMI Display
Edge SoC FPGA Demo Board
Complete Demo