[單元6] 十倍速設計SoC(2)-HLS高階合成C to RTL 設計實例

十倍速設計SoC(2) - HLS高階合成C to RTL 設計實例

• 如何達到十倍速設計SoC 
  
  
  • 用正確有效的方法在早期完整模擬SoC及子系統;早期找出Bug [已上架:十倍速設計SoC (1)]
  • 搭配新設計工具;快速完成SoC AXI4-MM/AXI4 Stream IP [本課程]
  • 結合上述方法或工具;實現SoC Image Processor [下一個課程 : ARM SoC Image Processor] 

• 課程內容：
• 以6個實例講解練習C to RTL 設計工具
• 以HLS C Testbench 進行模擬及自動比較結果
• 講解如何以HLS工具最佳化設計效能及結果分析
• 熟悉HLS的優點與限制;及使用方式與時機
• [重點實例] 實作AXI MM/Stream Sobel Filter 邊緣偵測IP
• Sobel Filter與HLS自動產生的驅動程式將被整合至下一個課程 : ARM SoC Image Processor
• 引導學習:整理完整學會HLS的資料及值得參考的開源IP

課程注意事項

• 基礎課程單元1-單元7 皆没有時間限制

本課程之前置工作

• FPGA工具下載與安裝 (參閱課程內附件)
• 了解基本的Verilog/ Design Constraint 
• 了解基本的C/C++語言
• 了解基本的Linux/Windows 操作

Q&A : 需要準備電路板嗎? 本課程不需要電路板

課程章節

• Unit 6-0 課程簡介
• Unit 6-1 雙精度浮點數學公式實現
• Lab 6-1 講解
• Unit 6-2 單精度浮點數學公式實現
• Lab 6-2 講解(含與6-1的效能及面積比較分析)
• Homework 6-2 : 使用內建的 HLS math library
• Unit 6-3 使用HLS工具幫6-2設計自動產生AXI4 Lite介面
• Lab 6-3 講解(含HLS自動產生的驅動程式運作方式)
• Unit 6-4 DCT  C to RTL設計與最佳化 1/2/3/4
• Lab 6-4 講解
• Unit 6-5 AXI MM HLS Sobel 邊緣偵測濾波器詳解 
• Lab 6-5 講解
• Unit 6-6 AXI-Stream HLS Sobel 邊緣偵測濾波器實作
• Lab 6-6 講解
• Homework 6-6 實現完整的 AXI-Stream Sobel Filter
• Unit 6-7 學習資料:完整學會HLS及值得參考的開源IP

用HLS C Testbench/Design 實現DCT

用HLS工具自動優化DCT-不需修改設計(Pipeline/Data flow/Loop Unrolling...)

用HLS C Testbench/Design 實現AXI4 Memory Mapped Sobel Filter

詳細講解Sobel Filter 以HLS  C++ 實現[硬體]流水線 (用HLS C寫最佳化的硬體)

詳細講解如何由模擬波形理解HLS隨著RTL IP自動產生的驅動程式

詳細講解如何在SoC Bus 中使用HLS RTL IP及驅動程式 (為單元7預習)