[單元5] 十倍速設計SoC (1)-From BFM Testbench to SoC AXI4 Subsystem Design
學會最正統有效的SoC設計方法的第一步
TWD $3900
8 hours 10 mins
作者
ChipSkywalker
章節及內容
2 堂課
28 分鐘
Lab Source and Reference Answer.zip
Unit 5-1 AXI4 and Wishbone introduction
28 分鐘
8 堂課
137 分鐘
工具下載及安裝Design Tool Installaion
11 分鐘
Unit 5-2-1 AXI DMA 詳解-(1)
40 分鐘
Unit 5-2-2 AXI DMA 詳解-(2)
39 分鐘
Unit 5-2-3 AXI DMA 詳解-(3)
16 分鐘
Lab 5-2 Building Synthesizable Testbench and Simulating AXI DMA IP
30 分鐘
Homework 5-2-1 : Implement another axi_read_master to read from BRAM and compare with golden
Homework 5-2-2 : Try to increase DMA write/read data length
Homework 5-2-3 : Change parameter to use AXI_ATG_LOGIC
7 堂課
178 分鐘
Unit 5-3-1 BFM & AXI Subsystem 詳解-(1)
32 分鐘
Unit 5-3-2 BFM & AXI Subsystem 詳解-(2)
45 分鐘
Unit 5-3-3 BFM & AXI Subsystem 詳解-(3)
54 分鐘
Lab 5-3 Simulating AXI4 SubSystem with AXI4-lite BFM
46 分鐘
Homework 5-3-1 : Testbench for simulating i2c master
Homework 5-3-2 : Using interrupt instead of polling
Homework 5-3-3 : AXI4 BFM for Burst Read/Write
7 堂課
147 分鐘
Unit 5-4-1 Building SoC Subsystem Hardware
48 分鐘
Lab 5-4-1 Building SoC Subsystem Hardware
17 分鐘
Unit 5-4-2 Developing Software Application for SoC Subsystem
12 分鐘
Lab 5-4-2 Developing Software Application for SoC Subsystem
21 分鐘
Unit 5-4-3 Running SoC Subsystem S/W Testing
44 分鐘
Lab 5-4-3 Running SoC Subsystem S/W Testing
4 分鐘
Homework 5-4-1 : Using axi_dma Header (axidma.h) and Drivers
產品介紹
十倍速設計SoC : From BFM Testbench to SoC AXI4 Subsystem Design
- 如何達到十倍速設計SoC
- 用正確有效的方法在早期完整模擬SoC及子系統;早期找出Bug [本課程]
- 搭配新設計工具;快速完成SoC AXI4-MM/AXI4 Stream IP [下一個課程-HLS design Examples]
- 結合上述方法或工具;實現SoC Image Processor [下一個課程 : SoC Image Processor]
- 課程內容：
- 理解數位設計的Bus匯流排;以及不同Bus匯流排的轉換/橋接
- 熟悉AXI DMA的功能,模擬,及使用方式與時機
- [重點] 學會使用BFM(不使用CPU model,也不需電路板)架設 Testbench並模擬SoC子系統
- 完成ARM CA9 SoC軟硬體設計(子系統週邊DMA/GPIO/I2C/SRAM)
- 授課方式：
- 快速介紹AXI及WishboneBus匯流排
- 練習商用DMA IP範例：Scatter Gather AXI DMA的Testbench與模擬
- 架設SoC子系統；使用BFM撰寫Testbench；模擬及自動比較結果 (Auto Compare Testbench)
- 以RTL/IP實現ARM CA9 SoC與子系統的硬體電路;並以C/C++軟體驗證
課程注意事項
-
基礎課程單元1-單元7 皆没有時間限制
本課程之前置工作
- FPGA工具下載與安裝 (參閱課程內附件)
- 了解基本的Verilog/ Design Constraint
- 了解基本的C/C++語言
- 了解基本的Linux/Windows 操作
Q&A : 需要準備電路板嗎?
- 有最好,没有也無妨 (實際上只有在最後5-4-3 這個小單元有用到)
- 使用電路板測試只是做為輔助;我們的設計已驗證運作正確
- 數位前端工程師設計SoC,重點要放在模擬
Q&A:手上電路板跟課程不同?
- 只要工具有支援的型號SoC FPGA的電路板皆可移植, 剛好驗證有沒有學會
- 課程最後會說明不同電路板的移植方法, 一定可以移植成功
課程章節
- 5-1 AXI4 and Wishbone introduction
- 快速了解Bus Interface/Protocol
- 5-2 Learn from AXI DMA IP and Synthesizable Testbench
- 詳細講解如何用可合成Testbench模擬驗證一個AXI Scatter Gather DMA IP (Memory Mapped/Stream Intf)
- Lab 5-2 Setup and Simualtion AXI DMA Example with Details
- Homework 5-2-1 : Implement another axi_read_master to read from BRAM and compare with golden
- Homework 5-2-2 : Try to increase DMA write/read data length
- Homework 5-2-3 : Change parameter to use AXI_ATG_LOGIC
- 5-3 BFM & AXI4 Subsystem-Hardware Building and Simulation
- 詳細講解如何用BFM Testbench 驗證AXI4 Subsystem (AXI DMA, Wishbone GPIO/I2C)
- Lab 5-3 Simulating AXI4 SubSystem with AXI4-lite BFM
- Homework 5-3-1 : Testbench for simulating i2c master
- Homework 5-3-2 : Using interrupt instead of polling
- Homework 5-3-3 : AXI4 BFM for Burst Read/Write
- 5-4 SoC AXI Subsystem- C++ Software and Real Testing on Hardware
- 用ARM CPU硬核把BFM換掉, 撰寫C++,最後5-4-3用SoC FPGA實際測試
- Lab 5-4-1 Building SoC Subsystem Hardware (硬體架設)
- Lab 5-4-2 Developing Software Application for SoC Subsystem (軟體撰寫,Eclipse編譯)
- Lab 5-4-3 Running SoC Subsystem S/W Testing
SoC設計第一步:驗證子系統AXI IP, 以AXI DMA為例
SoC設計第二步:整合子系統AXI IP,含不同的Bus Bridge, 架設Testbench (BFM+AXI 子系統)
SoC設計第三步: BFM 執行Testbench 測試AXI 子系統
SoC設計第四步: 以硬體CPU取代BFM,實際完成硬體電路(合成,佈局,繞局)
SoC設計第五步: 撰寫/編譯C++測試硬體電路
